SPC5634MF2MLQ80 32-बिट मायक्रोकंट्रोलर्स – MCU NXP 32-बिट MCU, पॉवर आर्क कोर, 1.5MB फ्लॅश, 80MHz, -40/+125degC, ऑटोमोटिव्ह ग्रेड, QFP 144
♠ उत्पादन वर्णन
| उत्पादन विशेषता | विशेषता मूल्य |
| निर्माता: | NXP |
| उत्पादन वर्ग: | 32-बिट मायक्रोकंट्रोलर - MCU |
| RoHS: | तपशील |
| मालिका: | MPC5634M |
| माउंटिंग शैली: | SMD/SMT |
| पॅकेज/केस: | LQFP-144 |
| कोर: | e200z3 |
| कार्यक्रम मेमरी आकार: | 1.5 MB |
| डेटा रॅम आकार: | 94 kB |
| डेटा बस रुंदी: | 32 बिट |
| ADC ठराव: | 2 x 8 बिट/10 बिट/12 बिट |
| कमाल घड्याळ वारंवारता: | 80 मेगाहर्ट्झ |
| I/Os ची संख्या: | 80 I/O |
| पुरवठा व्होल्टेज - किमान: | 1.14 व्ही |
| पुरवठा व्होल्टेज - कमाल: | १.३२ व्ही |
| किमान ऑपरेटिंग तापमान: | - 40 से |
| कमाल ऑपरेटिंग तापमान: | + 150 से |
| पात्रता: | AEC-Q100 |
| पॅकेजिंग: | ट्रे |
| अॅनालॉग पुरवठा व्होल्टेज: | ५.२५ व्ही |
| ब्रँड: | NXP सेमीकंडक्टर |
| डेटा रॅम प्रकार: | SRAM |
| I/O व्होल्टेज: | ५.२५ व्ही |
| ओलावा संवेदनशील: | होय |
| उत्पादन: | MCU |
| उत्पादन प्रकार: | 32-बिट मायक्रोकंट्रोलर - MCU |
| कार्यक्रम मेमरी प्रकार: | फ्लॅश |
| फॅक्टरी पॅक प्रमाण: | 60 |
| उपवर्ग: | मायक्रोकंट्रोलर - MCU |
| वॉचडॉग टाइमर: | वॉचडॉग टाइमर |
| भाग # उपनाम: | 935311091557 |
| एकक वजन: | 1.319 ग्रॅम |
♠ 32-बिट मायक्रोकंट्रोलर - MCU
हे 32-बिट ऑटोमोटिव्ह मायक्रोकंट्रोलर हे सिस्टीम-ऑन-चिप (SoC) उपकरणांचे एक कुटुंब आहे ज्यात MPC5500 कुटुंबातील सर्व वैशिष्ट्ये आणि अनेक नवीन वैशिष्ट्ये आणि 90 nm CMOS तंत्रज्ञानासह अनेक नवीन वैशिष्ट्ये आहेत जे प्रति वैशिष्‍ट्‍याच्‍या किमतीत भरीव कपात करतात. कामगिरी सुधारणा.या ऑटोमोटिव्ह कंट्रोलर फॅमिलीचा प्रगत आणि किफायतशीर होस्ट प्रोसेसर कोर पॉवर आर्किटेक्चर® तंत्रज्ञानावर तयार केला आहे.या फॅमिलीमध्ये एम्बेडेड अॅप्लिकेशन्समध्ये आर्किटेक्चरच्या फिटमध्ये सुधारणा करणाऱ्या सुधारणांचा समावेश आहे, डिजिटल सिग्नल प्रोसेसिंग (DSP) साठी अतिरिक्त सूचना समर्थन समाविष्ट आहे, तंत्रज्ञान समाकलित करते - जसे की वर्धित टाइम प्रोसेसर युनिट, वर्धित रांगेत अॅनालॉग-टू-डिजिटल कनवर्टर, कंट्रोलर एरिया नेटवर्क आणि वर्धित मॉड्युलर इनपुट-आउटपुट प्रणाली—जी आजच्या लोअर-एंड पॉवरट्रेन ऍप्लिकेशन्ससाठी महत्त्वाची आहे.हे उपकरण कुटुंब Freescale च्या MPC5500 कुटुंबासाठी पूर्णपणे सुसंगत विस्तार आहे.डिव्हाइसमध्ये 94 KB ऑन-चिप SRAM आणि 1.5 MB पर्यंत अंतर्गत फ्लॅश मेमरी असलेल्या मेमरी पदानुक्रमाचा एकल स्तर आहे.डिव्हाइसमध्ये 'कॅलिब्रेशन' साठी बाह्य बस इंटरफेस (EBI) देखील आहे.हे बाह्य बस इंटरफेस MPC5xx आणि MPC55xx कुटुंबांसह वापरल्या जाणार्‍या बहुतेक मानक आठवणींना समर्थन देण्यासाठी डिझाइन केले गेले आहे.
• ऑपरेटिंग पॅरामीटर्स
— पूर्णपणे स्थिर ऑपरेशन, 0 MHz- 80 MHz (अधिक 2% वारंवारता मॉड्यूलेशन - 82 MHz)
— –40 ℃ ते 150 ℃ जंक्शन तापमान ऑपरेटिंग श्रेणी
- कमी उर्जा डिझाइन
- 400 mW पेक्षा कमी उर्जा अपव्यय (नाममात्र)
- कोर आणि पेरिफेरल्सच्या डायनॅमिक पॉवर व्यवस्थापनासाठी डिझाइन केलेले
- पेरिफेरल्सचे सॉफ्टवेअर नियंत्रित घड्याळ गेटिंग
- कमी पॉवर स्टॉप मोड, सर्व घड्याळे थांबलेली
— 90 nm प्रक्रियेत तयार
— 1.2 V अंतर्गत तर्कशास्त्र
- कोरसाठी 3.3 V आणि 1.2 V प्रदान करण्यासाठी अंतर्गत रेग्युलेटरसह 5.0 V -10％/+5% (4.5 V ते 5.25 V) सह सिंगल पॉवर सप्लाय
— 5.0 V -10％/+5% (4.5 V ते 5.25 V) श्रेणीसह इनपुट आणि आउटपुट पिन
- 35%/65% VDDE CMOS स्विच पातळी (हिस्टेरेसिससह)
- निवडण्यायोग्य हिस्टेरेसिस
- निवडण्यायोग्य अनेक दर नियंत्रण
— 3.3 V पुरवठ्याद्वारे समर्थित Nexus पिन
- EMI कमी करण्याच्या तंत्रासह डिझाइन केलेले
- फेज-लॉक केलेला लूप
- सिस्टम घड्याळ वारंवारता वारंवारता मोड्यूलेशन
- ऑन-चिप बायपास कॅपेसिटन्स
- निवडण्यायोग्य अनेक दर आणि ड्राइव्ह सामर्थ्य
• उच्च कार्यक्षमता e200z335 कोर प्रोसेसर
— ३२-बिट पॉवर आर्किटेक्चर बुक ई प्रोग्रामरचे मॉडेल
— व्हेरिएबल लेन्थ एन्कोडिंग एन्हांसमेंट्स
- मिश्रित 16 आणि 32-बिट सूचनांमध्ये पॉवर आर्किटेक्चर सूचना सेट वैकल्पिकरित्या एन्कोड करण्यास अनुमती देते
- लहान कोड आकारात परिणाम
— सिंगल इश्यू, 32-बिट पॉवर आर्किटेक्चर तंत्रज्ञान अनुरूप CPU
- क्रमाने अंमलबजावणी आणि सेवानिवृत्ती
- अचूक अपवाद हाताळणी
- शाखा प्रक्रिया युनिट
- समर्पित शाखा पत्ता गणना जोडणारा
- ब्रँच लुकहेड इंस्ट्रक्शन बफर वापरून शाखा प्रवेग
- लोड/स्टोअर युनिट
- एक-सायकल लोड विलंब
- पूर्णपणे पाइपलाइन
- मोठा आणि लहान एंडियन समर्थन
- चुकीचे संरेखित प्रवेश समर्थन
- शून्य लोड-टू-वापर पाइपलाइन बुडबुडे
- बत्तीस 64-बिट जनरल पर्पज रजिस्टर्स (जीपीआर)
— मेमरी मॅनेजमेंट युनिट (MMU) 16-एंट्री पूर्ण-सहयोगी भाषांतर लुक-साइड बफर (TLB) सह
- स्वतंत्र सूचना बस आणि लोड/स्टोअर बस
- वेक्टर केलेले व्यत्यय समर्थन
- इंटरप्ट लेटन्सी < 120 ns @ 80 MHz (इंटरप्ट रिक्वेस्टपासून इंटरप्ट एक्सेप्शन हँडलरच्या पहिल्या निर्देशाच्या अंमलबजावणीपर्यंत मोजले जाते)
