इन्स्टिट्यूट ऑफ मायक्रोइलेक्ट्रॉनिक्सचे शिक्षणतज्ज्ञ लिऊ मिंग यांनी विकसित आणि डिझाइन केलेली हाफनियम-आधारित फेरोइलेक्ट्रिक मेमरी चिपचा एक नवीन प्रकार २०२३ मध्ये IEEE इंटरनॅशनल सॉलिड-स्टेट सर्किट्स कॉन्फरन्स (ISSCC) मध्ये सादर करण्यात आला आहे, जो एकात्मिक सर्किट डिझाइनचा सर्वोच्च स्तर आहे.
ग्राहक इलेक्ट्रॉनिक्स, स्वायत्त वाहने, औद्योगिक नियंत्रण आणि इंटरनेट ऑफ थिंग्जसाठी एज डिव्हाइसेसमध्ये SOC चिप्ससाठी उच्च-कार्यक्षमता एम्बेडेड नॉन-व्होलॅटाइल मेमरी (eNVM) ची जास्त मागणी आहे. फेरोइलेक्ट्रिक मेमरी (FeRAM) मध्ये उच्च विश्वसनीयता, अल्ट्रा-लो पॉवर वापर आणि उच्च गती हे फायदे आहेत. रिअल टाइममध्ये मोठ्या प्रमाणात डेटा रेकॉर्डिंग, वारंवार डेटा वाचन आणि लेखन, कमी पॉवर वापर आणि एम्बेडेड SoC/SiP उत्पादनांमध्ये याचा मोठ्या प्रमाणावर वापर केला जातो. PZT मटेरियलवर आधारित फेरोइलेक्ट्रिक मेमरीने मोठ्या प्रमाणात उत्पादन साध्य केले आहे, परंतु त्याची सामग्री CMOS तंत्रज्ञानाशी विसंगत आहे आणि आकुंचन पावणे कठीण आहे, ज्यामुळे पारंपारिक फेरोइलेक्ट्रिक मेमरीच्या विकास प्रक्रियेत गंभीर अडथळा येतो आणि एम्बेडेड इंटिग्रेशनला वेगळ्या उत्पादन लाइन सपोर्टची आवश्यकता असते, ज्याला मोठ्या प्रमाणात लोकप्रिय करणे कठीण आहे. नवीन हाफनियम-आधारित फेरोइलेक्ट्रिक मेमरीची लघुता आणि CMOS तंत्रज्ञानाशी त्याची सुसंगतता यामुळे ते शैक्षणिक आणि उद्योगात सामान्य चिंतेचे संशोधन केंद्र बनते. हाफनियम-आधारित फेरोइलेक्ट्रिक मेमरीला नवीन मेमरीच्या पुढील पिढीची एक महत्त्वाची विकास दिशा मानली जाते. सध्या, हाफनियम-आधारित फेरोइलेक्ट्रिक मेमरीच्या संशोधनात अजूनही अपुरी युनिट विश्वसनीयता, संपूर्ण परिधीय सर्किटसह चिप डिझाइनचा अभाव आणि चिप पातळीच्या कामगिरीची पुढील पडताळणी यासारख्या समस्या आहेत, ज्यामुळे eNVM मध्ये त्याचा वापर मर्यादित होतो.
एम्बेडेड हाफ्नियम-आधारित फेरोइलेक्ट्रिक मेमरीला तोंड देणाऱ्या आव्हानांना लक्ष्य करून, इन्स्टिट्यूट ऑफ मायक्रोइलेक्ट्रॉनिक्समधील शिक्षणतज्ज्ञ लिऊ मिंग यांच्या टीमने CMOS शी सुसंगत हाफ्नियम-आधारित फेरोइलेक्ट्रिक मेमरीच्या मोठ्या प्रमाणात एकत्रीकरण प्लॅटफॉर्मवर आधारित जगात प्रथमच मेगाब-मॅग्निट्यूड FerRAM चाचणी चिप डिझाइन आणि अंमलात आणली आहे आणि 130nm CMOS प्रक्रियेत HZO फेरोइलेक्ट्रिक कॅपेसिटरचे मोठ्या प्रमाणात एकत्रीकरण यशस्वीरित्या पूर्ण केले आहे. तापमान संवेदनासाठी ECC-सहाय्यित लेखन ड्राइव्ह सर्किट आणि स्वयंचलित ऑफसेट एलिमिनेशनसाठी एक संवेदनशील अॅम्प्लिफायर सर्किट प्रस्तावित आहे आणि 1012 सायकल टिकाऊपणा आणि 7ns लेखन आणि 5ns वाचन वेळ साध्य केला आहे, जे आतापर्यंत नोंदवलेले सर्वोत्तम स्तर आहेत.
"१०१२-सायकल एन्ड्युरन्स आणि ५/७ns रीड/राइट युजिंग ईसीसी-असिस्टेड डेटा रिफ्रेशसह ९-एमबी एचझेडओ-आधारित एम्बेडेड फेरॅम" हा पेपर निकालांवर आधारित आहे आणि ऑफसेट-कॅन्सल्ड सेन्स अॅम्प्लिफायर "आयएसएससीसी २०२३ मध्ये निवडण्यात आला होता आणि परिषदेत प्रदर्शित होणाऱ्या आयएसएससीसी डेमो सत्रात चिप निवडण्यात आली होती. यांग जियांगुओ हे पेपरचे पहिले लेखक आहेत आणि लिऊ मिंग हे संबंधित लेखक आहेत.
संबंधित कामाला चीनच्या राष्ट्रीय नैसर्गिक विज्ञान फाउंडेशन, विज्ञान आणि तंत्रज्ञान मंत्रालयाच्या राष्ट्रीय की संशोधन आणि विकास कार्यक्रम आणि चीनी विज्ञान अकादमीच्या बी-क्लास पायलट प्रोजेक्टचे पाठबळ आहे.
(९ एमबी हाफनियम-आधारित फेरॅम चिप आणि चिप कामगिरी चाचणीचा फोटो)
पोस्ट वेळ: एप्रिल-१५-२०२३
